三星重构HBM4E供电架构，缺陷率骤降97%

据韩媒最新报道，针对行业普遍关注的能效瓶颈问题，三星通过对其HBM4E产品的电源分配网络（PDN）进行彻底的结构性改造，成功将金属电路缺陷率降低了97%，IR压降减少了41%。

长期以来，HBM行业的竞争焦点主要集中在传输速度和堆栈层数上。然而，随着人工智能模型对算力需求的指数级增长，能效比正逐渐成为制约性能释放的关键因素。三星指出，随着技术节点从HBM4向HBM4E演进，芯片内部的功率凸点数量从13,682个激增至14,457个。在有限的空间内塞入更多、更细密的布线，直接导致电流密度飙升和电阻增加，进而引发严重的IR压降（电压衰减）。

图源：三星半导体官网

这种压降不仅会导致芯片发热，而热量又会进一步推高电阻，形成恶性循环，最终可能引发电路故障或迫使芯片降频运行。因此，设计高效、合理的电源分配网络已成为高密度HBM制造中最为棘手的挑战之一。

面对这一难题，三星对HBM4E的供电架构进行了重构。根据报道，传统HBM设计中，基芯片的电源网络高度集中在靠近中介层的蜂窝状MET4模块中，而上层布线在输送电力时逐渐变窄。这种“宽进窄出”的结构如同高速公路汇入乡间小道，极易造成“交通拥堵”，形成供电瓶颈。

为此，三星引入了创新的PDN分段技术。公司将庞大的MET4电源模块拆解为四个独立的小型单元，并对上层网络进行精细化分段。这一举措使得电力传输路径更加直接、高效，大幅减少了不必要的绕路。

数据表明，采用新架构后，HBM4E的金属电路缺陷率较前代产品惊人地下降了97%，IR压降降低了41%。更低的压降意味着更宽的电压裕度，这将直接转化为更高的运行速度和更强的系统稳定性，为AI芯片的持续高性能输出提供了坚实保障。

报道还提到，尽管供电网络的优化带来了显著成效，但面对AI半导体日益严峻的散热挑战，传统的物理堆叠模式可能终将触及天花板。三星正在积极探索“解耦”概念，即通过光子互连技术，将HBM内存与GPU处理器在物理空间上分离开来。

与目前广泛使用的铜线互连不同，光子互连利用光信号传输数据，理论速度可达太比特每秒（Tbps），是现有铜线速度的约1000倍。

这意味着，即使HBM与GPU之间的距离拉大到5厘米以上，数据传输依然能保持超低延迟和高带宽。这种物理分离将彻底改变现有的封装形态，极大地缓解核心区域的散热压力，为下一代AI超级计算机的架构设计开辟全新路径。