台积电推进面板级封装技术，CoPoS中试生产线预计将于6月完工

据《商业时报》报道，台积电的CoPoS（芯片封装在基板上的面板封装）中试生产线已于2月份开始向研发团队交付设备，整条生产线预计将于6月份全面建成。

《商业时报》指出，CoPoS技术的兴起凸显了行业向拼板化转型，将其视为解决先进封装瓶颈的关键方案：随着AI芯片光刻胶尺寸的不断增大——例如NVIDIA的Rubin GPU尺寸已达到原来的5.5倍——一块标准的12英寸晶圆现在只能容纳7个单元，在某些情况下甚至只有4个单元。报告称，方形拼板格式能够显著提高利用率和吞吐量，其长远目标是用玻璃基板取代硅中介层。

据《商业时报》报道，随着台积电的CoPoS中试生产线预计将于年中建成，业内普遍预期量产将在2028年至2029年间逐步展开。然而，报道援引的供应链消息人士也提醒，随着基板尺寸的增大，翘曲问题也随之加剧，成为大规模生产的最大障碍之一。

与此同时，中央通讯社指出，台积电可能在嘉义建立其首条CoPoS试验线，并计划在该厂址进行量产，预计还将进一步整合CoPoS、SoIC（系统级芯片）和WMCM（晶圆级多芯片模块）能力。

中央通讯社报道称，台积电还计划将台湾现有的 8 英寸晶圆厂改造成先进封装工厂，而目前的后端工厂将支持 2nm 尖端工艺的生产。