台积电重磅调整：老旧8英寸晶圆厂转产EUV掩模保护膜

台积电已确认将在两年内退出氮化镓（GaN）代工业务，关闭位于中国台湾新竹科学园区的6英寸Fab 2晶圆厂。此外，该公司预计将整合其三座8英寸晶圆厂——Fab 3、Fab 5和Fab 8，并将最多30%的员工重新部署至南部科学园区（STSP）和高雄的工厂，以弥补劳动力短缺、降低成本并优化资产利用率。

半导体设备制造商表示，台积电已为其老厂制定新的规划。6英寸工厂预计将被改造成CoPoS面板级封装工厂，而8英寸晶圆厂将转变到新方向：启动EUV掩膜保护膜的内部生产，以减少对ASML及其供应链的依赖。

该战略凸显了台积电致力于利用其研发和制造实力，在降低成本的同时提高先进节点的EUV良率。这不仅巩固了其领先于竞争对手的前沿地位，还可能在更广泛的EUV生态系统中创造对设备和材料的新需求。

台积电新竹科学园区的8英寸Fab 3晶圆厂将经历最重要的变革，成为内部EUV保护膜研发的中心。

过去十年，台积电在先进工艺节点上投入创纪录资金，遥遥领先于竞争对手。但随着摩尔定律触及物理极限，强行高投入的优势正在逐渐消退。

EUV光刻技术开启新的工艺节点，但成本高昂：ASML EUV光刻机的价格约为1.5亿美元，而最新的ASML High NA（高数值孔径）EUV系统的价格超过3.5亿美元。随着成本不断攀升，台积电已减少High NA的订单，并正在探索其他方法来提高EUV良率并控制成本。

保护膜技术已成为关键。经过多年的发展，台积电预计将在Fab 3晶圆厂投产，从而减少对ASML相关供应商的依赖，同时提高良率和成本效益。

与深紫外（DUV）光刻技术不同，EUV需要采用新的掩模版和保护膜方法。保护膜可阻挡颗粒污染，但传统的有机保护膜缺乏EUV所需的透明度和稳定性。因此，大多数晶圆厂在运行时无需保护膜，需要不断进行检查。每个缺陷都会导致昂贵的掩模版维修或更换，从而减慢生产速度。

ASML和其他公司正在进行保护膜研发，但高昂的技术壁垒阻碍了其大规模应用。台积电认为保护膜对于7nm以下工艺至关重要，并已加快其内部研发进程。

分析师表示，台积电自有的保护膜将优化工作流程、提高良率、扩大产能并降低成本，从而提升盈利能力并扩大领先地位。尽管保护膜专利问题仍未解决，但设备和材料供应商可能会受益于台积电转型带来的新基础设施需求。

随着向2nm以下工艺生产迈进并扩展CoWoS封装技术，台积电自2025年初以来一直在精简旧晶圆厂。台积电已向世界先进（VIS）和恩智浦半导体在新加坡的合资企业VSMC出售价值7100万~7300万美元的设备，目前正准备进一步整合其位于新竹的6英寸和8英寸晶圆厂。

据TechInsights称，瑞萨电子已与Polar半导体合作开发下一代d型GaN，而中国大陆企业正在加速GaN项目。包括德州仪器和英飞凌在内的全球IDM厂商也在扩大内部GaN产能。

消息人士称，台积电退出GaN领域凸显了中国大陆竞争对手在第三代半导体市场激烈的价格竞争。这家6英寸晶圆厂将转向先进封装，重点是CoPoS先进封装。（校对/赵月）